無塵室設(shè)備裝卸搬家移入定位的亞瑟報道：雖然英偉達‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍以GPU聞名世界，但他們在CPU上的表現(xiàn)也備受關(guān)注。在昨日舉辦的GTC 2022上，Nvidia 首席執(zhí)行官 Jensen Huang 終于分享了有關(guān)公司 Arm 努力的更多細節(jié)，因為他推出了公司新的 144 核 Grace CPU Superchip，這是該公司‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍專為數(shù)據(jù)中心設(shè)計的、基于Arm架構(gòu)的CPU 。

據(jù)‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍介紹，這個基于 Neoverse 的系統(tǒng)支持 Arm v9，可以把兩個CPU與 Nvidia 新品牌的 NVLink-C2C 互連技術(shù)融合在一起。Nvidia 聲稱 Grace CPU Superchip 在 SPEC 基準(zhǔn)測試中提供的性能比其自己的 DGX A100 服務(wù)器中的兩個上一代 64 核 AMD EPYC 處理器高出 1.5 倍，并且是當(dāng)今‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍服務(wù)器芯片的兩倍。總體而言，Nvidia 表示，Grace CPU Superchip 將于 2023 年初出貨，將成為市場上處理器，適用于超大規(guī)模計算、數(shù)據(jù)分析和科學(xué)計算等廣泛的應(yīng)用。鑒于我們對 Arm 路線圖的了解，Hopper CPU Superchip基于 N2 Perseus 平臺，這是‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍支持 Arm v9 的平臺。該平臺采用 5nm 設(shè)計，支持所有‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍連接技術(shù)，如 PCIe Gen 5.0、DDR5、HBM3、CCIX 2.0 和 CXL 2.0，比 V1 平臺提供高達 40% 的性能。此外，Nvidia 還分享了有關(guān) Grace Hopper Superchip 的新細節(jié)，這是其之前發(fā)布的 CPU+GPU 芯片. Nvidia 還宣布了其新的 NVLink 芯片到芯片 (C2C) 接口，這是一種支持內(nèi)存一致性的芯片到芯片和芯片到芯片互連。NVLink-C2C 可提供高達 25 倍的能效，比 Nvidia 目前使用的 PCIe 5.0 PHY 的面積效率高 90 倍，支持高達 900 GB/s 或更高的吞吐量。該接口支持 CXL 和 Arm 的 AMBA CHI 等行業(yè)標(biāo)準(zhǔn)協(xié)議，并支持從基于 PCB 的互連到硅中介層和晶圓級實現(xiàn)的各種連接。令人驚訝的是，Nvidia 現(xiàn)在允許其他供應(yīng)商將該設(shè)計用于他們自己的小芯片。此外，Nvidia 宣布將支持新的 UCIe 規(guī)范。讓我們深入了解細節(jié)。在我們了解新的 Grace CPU Superchip之前，您需要快速回顧一下‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍初稱為Grace CPU的產(chǎn)品，但該公司沒有分享太多細粒度的細節(jié)。Nvidia 現(xiàn)在已將‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍嘗試的名稱更改為 Grace Hopper Superchip。Grace Hopper Superchip 在一個載板上有兩個不同的芯片，一個 CPU 和一個 GPU。我們現(xiàn)在知道 CPU 有 72 個內(nèi)核，使用基于 Neoverse 的設(shè)計，支持 Arm v9，并與 Hopper GPU 配對。這兩個單元通過 900 GBps NVLink-C2C 連接進行通信，提供 CPU 和 GPU 之間的內(nèi)存一致性，從而允許兩個單元同時訪問 LPDDR5X ECC 內(nèi)存池，據(jù)稱帶寬比標(biāo)準(zhǔn)系統(tǒng)提高了 30 倍。Nvidia 初沒有公布設(shè)計中使用的 LPDDR5X 數(shù)量，但在這里我們可以看到該公司現(xiàn)在聲稱擁有“600GB 內(nèi)存 GPU”，其中肯定包括 LPDDR5X 內(nèi)存池。我們知道 LPDDR5X 每個封裝的高容量為 64GB，這意味著 CPU 配備了高達 512GB 的 LPDDR5X。同時，Hopper GPU 通常具有 80GB 的 HBM3 容量，使我們接近 Nvidia 的 600GB 數(shù)字。讓 GPU 訪問該數(shù)量的內(nèi)存容量可能會對某些工作負載產(chǎn)生變革性影響，尤其是對于經(jīng)過適當(dāng)優(yōu)化的應(yīng)用程序。今天的公告涵蓋了 Grace CPU Superchip，它基于 Grace Hopper CPU+GPU 設(shè)計，但使用第二個 CPU 封裝而不是 Hopper GPU。這兩個 72 核芯片也通過 NVLink-C2C 連接進行連接，提供一致的 900 GB/s 連接，將它們?nèi)诤蠟橐粋€ 144 核單元。此外，基于 Arm v9 Neoverse 的芯片支持 Arm 的 Scalable Vector Extensions (SVE)，這是一種性能提升的 SIMD 指令，其功能類似于 AVX。Grace CPU Superchip 使用 Arm v9，它告訴我們該芯片使用 Neoverse N2 設(shè)計. Neoverse N2 平臺是 Arm 支持新發(fā)布的 Arm v9 擴展（如 SVE2 和內(nèi)存標(biāo)記）的 IP，其性能比 V1 平臺高出 40%。N2 Perseus 平臺采用 5nm 設(shè)計，支持 PCIe Gen 5.0、DDR5、HBM3、CCIX 2.0 和 CXL 2.0。Perseus 設(shè)計針對每功率性能（瓦特）和每面積性能進行了優(yōu)化。考慮到 Grace CPU Superchip 的兩個 CPU 和板載內(nèi)存都消耗 500W 的峰值功率，這很有意義。這與其他的 CPU 具有競爭力，例如 AMD 的 EPYC（霄龍），每個芯片的高功率為 280W（這不包括內(nèi)存功耗）。Nvidia 聲稱 Grace CPU 在市場上的效率將是競爭 CPU 的兩倍。每個 CPU 都可以訪問自己的 8 個 LPDDR5X 封裝，因此這兩個芯片仍然會受到近遠內(nèi)存的標(biāo)準(zhǔn) NUMA 類趨勢的影響。盡管如此，兩個芯片之間增加的帶寬也應(yīng)該有助于減少由于競爭減少而導(dǎo)致的延遲，從而實現(xiàn)非常有效的多芯片實現(xiàn)。該設(shè)備還配備了 396MB 的片上緩存，但尚不清楚這是用于單個芯片還是兩者兼有。Grace CPU Superchip 內(nèi)存子系統(tǒng)提供高達 1TB/s 的帶寬，Nvidia 稱這是 CPU 是支持 DDR5 內(nèi)存的其他數(shù)據(jù)中心處理器的兩倍多。LPDDR5X 共有 16 個封裝，可提供 1TB 容量。此外，Nvidia 指出，Grace 使用了 LPDDR5X 的 ECC 實現(xiàn)。這給我們帶來了基準(zhǔn)。Nvidia 聲稱 Grace CPU Superchip 在 SPECrate_2017_int_base 基準(zhǔn)測試中比它在 DGX A100 系統(tǒng)中使用的兩個上一代 64 核 EPYC Rome 7742 處理器快 1.5 倍。Nvidia 的這一聲明基于硅前（pre-silicon）模擬，該模擬預(yù)測 Grace CPU 的得分為 740+（每個芯片 370）。AMD 的當(dāng)前一代 EPYC Milan 芯片是當(dāng)前數(shù)據(jù)中心的性能，其 SPEC 結(jié)果從 382 到 424 不等，這意味著 x86 芯片仍將保持地位。但是，Nviia 的解決方案將具有許多其他優(yōu)勢，例如電源效率和對 GPU 更友好的設(shè)計。兩個 Grace CPU 通過 Nvidia 新的 NVLink 芯片到芯片 (C2C) 接口進行通信。這種芯片到芯片和芯片到芯片的互連支持低延遲內(nèi)存一致性，允許連接的設(shè)備同時在同一個內(nèi)存池上工作。Nvidia 使用其 SERDES 和 LINK 設(shè)計技術(shù)制作了界面，‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍是能源和面積效率。Nvidia 表示，與 Nvidia 目前使用的 PCIe 5.0 PHY 相比，NVLink-C2C 可以提供高達 25 倍的能效和 90 倍的面積效率，支持高達 900 GB/s 或更高的吞吐量。此外，該接口還支持 CXL 和 Arm 的 AMBA 相干集線器接口 (CHI) 等行業(yè)標(biāo)準(zhǔn)協(xié)議。它還支持多種類型的連接，從基于 PCB 的互連到硅中介層和晶圓級實現(xiàn)。‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運‍對 AMBA CHI 的支持很重要，因為它支持 Arm 的相干網(wǎng)狀網(wǎng)絡(luò) (CMN-700)，將 Neoverse N2 設(shè)計與智能高帶寬低延遲接口與其他平臺添加劑（如 DDR、HBM 和各種加速器技術(shù)，使用行業(yè)標(biāo)準(zhǔn)協(xié)議的組合，如 CCIX、CXL 和 PCIe。這種新的網(wǎng)格設(shè)計是基于單芯片和多芯片設(shè)計的下一代 Arm 處理器的支柱。您可以在此處閱讀有關(guān)該協(xié)議的更多信息。Nvidia還宣布將支持新的UCIe小芯片互連標(biāo)準(zhǔn)，該標(biāo)注已經(jīng)得到如英特爾、AMD、Arm、臺積電和三星等其他行業(yè)巨頭的支持。這種標(biāo)準(zhǔn)化的芯片到芯片互連旨在通過開源設(shè)計提供小芯片之間的通信，從而降低成本并培育更廣泛的經(jīng)過驗證的小芯片生態(tài)系統(tǒng)。UCIe 標(biāo)準(zhǔn)旨在與其他連接標(biāo)準(zhǔn)（如 USB、PCIe 和 NVMe）一樣普遍和普遍，同時為小芯片連接提供功率和性能指標(biāo)。英偉達對這一新舉措的支持意味著我們理論上可以看到英偉達 CPU 芯片與未來的競爭芯片設(shè)計放在同一個封裝中。NVLink-C2C 現(xiàn)在將覆蓋 Nvidia 的所有芯片，包括 GPU、CPU、SOC、NIC 和 DPU。Nvidia 還表示，它正在開放規(guī)范以允許其他公司在其小芯片設(shè)計中使用 NVLink。這為客戶提供了使用 UCIe 接口或 NVLink 的選項，盡管 Nvidia 聲稱 NVLink-C2C 已針對比 UCIe 更低的延遲、更高的帶寬和更高的能效進行了優(yōu)化。