半導(dǎo)體設(shè)備移出移入|精密設(shè)備捆包打包運(yùn)輸?shù)膩喩獔?bào)道：據(jù) ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍報(bào)道，臺(tái)積電早前與少數(shù)幾家媒體分享了其工藝路線圖。按照他們所說(shuō)，臺(tái)積電將在2025年推出使用納米片晶體管的2nm工藝。而展望未來(lái)，代工廠正在評(píng)估CFET等工藝技術(shù)，以將其當(dāng)作納米片的“接班人”。按照臺(tái)積電業(yè)務(wù)發(fā)展副總裁 Kevin Zhang介紹， ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍CFET是一個(gè)選擇，且目前還處于研發(fā)階段，所以他也不能提供其任何時(shí)間表。臺(tái)積電 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍的技術(shù)路線圖顯示，他們正在研究的新材料包括二硫化鎢等。Kevin Zhang則指出，這種材料提供了傳導(dǎo)性和更節(jié)能的計(jì)算。他同時(shí)還補(bǔ)充說(shuō)，臺(tái)積電還在評(píng)估中的是碳納米管，這是一種更有效地移動(dòng)電子的材料。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍同時(shí)指出，3 nm 將是一個(gè)長(zhǎng)節(jié)點(diǎn)。在該節(jié)點(diǎn)上將有大量需求。而那些對(duì)計(jì)算能效有更高要求的客戶可以 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍轉(zhuǎn)向2nm。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍近期有數(shù)家晶圓廠宣布，其3納米或2納米邏輯芯片的量產(chǎn)技術(shù)將轉(zhuǎn)移陣地，從主流的鰭式場(chǎng)效晶體管（FinFET）制程，改以納米片（nanosheet）的晶體管架構(gòu)制造。imec將于本文回顧納米片晶體管的早期發(fā)展歷程，并展望其新世代架構(gòu)，包含叉型片（forksheet）與互補(bǔ)式場(chǎng)效晶體管（CFET）。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍芯片產(chǎn)業(yè)從未為了量產(chǎn)而急于采用全新的晶體管架構(gòu)，因?yàn)檫@會(huì)帶來(lái)錯(cuò)綜復(fù)雜的新局面和投資成本。但在近期，象是三星、Intel、臺(tái)積電和IBM等公司的公開(kāi)聲明都在在顯示，我們正面臨制程技術(shù)的關(guān)鍵轉(zhuǎn)折。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍自2022年或2023年起，這些半導(dǎo)體大廠都將從長(zhǎng)期采用的鰭式場(chǎng)效晶體管（FinFET）制程中逐漸轉(zhuǎn)移，在3納米或2納米邏輯芯片的生產(chǎn)規(guī)劃中，導(dǎo)入納米片（nanosheet）形式的晶體管架構(gòu)。 ‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍解釋驅(qū)動(dòng)此次歷史性轉(zhuǎn)折的主要因素，也會(huì)介紹不同世代的納米片架構(gòu)，包含納米片、叉型片（forksheet）和互補(bǔ)式場(chǎng)效晶體管（CFET），同時(shí)針對(duì)這系列架構(gòu)在CMOS微縮進(jìn)程中的個(gè)別競(jìng)爭(zhēng)優(yōu)勢(shì)進(jìn)行評(píng)比，并探討關(guān)鍵的制程步驟。