高精密儀器設(shè)備裝卸搬運-電鏡捆包運輸?shù)膩喩獔蟮溃?span style="color: rgb(76, 74, 74); font-family: ">比利時精‌密‍設(shè)‌備‍搬‌運‍在2021年11月舉辦了針對日本的技術(shù)介紹會議一一ITF(imec Technology Forum) Japan 2021，在會議上imec披露了當(dāng)下的研發(fā)成果和未來的計劃。之前都是在東京的某家酒店舉行會議，今年受到疫情影響，在線舉行。精‌密‍設(shè)‌備‍搬‌運‍在上世紀(jì)末，就已經(jīng)出現(xiàn)“摩爾定律”已經(jīng)終結(jié)的悲觀論調(diào)。但是，imec為了不讓摩爾定律（是半導(dǎo)體產(chǎn)業(yè)增長的原動力）終結(jié)，一直在致力于提高工藝微縮化的集成度。而且，imec認(rèn)為，在2020年之前的五十多年時間里，摩爾定律一直都在發(fā)揮作用。未來，通過導(dǎo)入微縮化、新型元件結(jié)構(gòu)、新材料，以及堆疊芯片內(nèi)晶體管和3D封裝（堆疊芯片），摩爾定律還會繼續(xù)發(fā)揮作用。首先，作為2D的微縮化方向的努力，imec此次展示了未來十年的邏輯半導(dǎo)體工藝、電子元件的長期技術(shù)藍(lán)圖。一直以來，精‌密‍設(shè)‌備‍搬‌運‍微縮化的標(biāo)準(zhǔn)都是以納米為單位表示的，在2025年以后，即進(jìn)入以“埃（?，angstrom，1埃 = 0.1納米 = 1^(-10)米）”來表示的時代。屆時邏輯半導(dǎo)體工藝、元件實用化的藍(lán)圖如下：2025年為“A14（14?=1.4納米）”、2027年為“A10（10?=1nm）”、2029年為“A7（7?＝0.7納米）”。這與英特爾精‌密‍設(shè)‌備‍搬‌運‍在2021年7月披露的邏輯半導(dǎo)體工藝技術(shù)藍(lán)圖如出一轍，即2024年為“Intel2（2納米）”、2025年為“Intel 18A（18 ?）”（注：此處為英特爾公司內(nèi)部叫法，可以看出英特爾試圖追趕在微縮化方面的TSMC）。Imec展示的邏輯半導(dǎo)體元件的技術(shù)藍(lán)圖上記載了“Industry Timeline”，還展示了半導(dǎo)體企業(yè)開始生產(chǎn)的年份。另外，imec的長期方向在于研發(fā)精‌密‍設(shè)‌備‍搬‌運‍半導(dǎo)體企業(yè)從事的生產(chǎn)工藝。即，為了實現(xiàn)1納米以下的微縮化元件，imec已經(jīng)在研發(fā)工藝、材料。將研發(fā)業(yè)務(wù)委托給imec的半導(dǎo)體企業(yè)與諸多設(shè)備材料廠家一起，外派了諸多技術(shù)人員、研發(fā)人員到比利時的imec園區(qū)，從事合作研發(fā)。之前，人們使用小線寬、MOS晶體管的柵極（Gate）長等來表示邏輯工藝的微縮化，如今，各家公司不再將微縮化的程度拘泥于指標(biāo)性數(shù)字，實際上集成電路上并沒有表示其長度的地方。因此，TSMC一直以來的“Nx（比方說，不說4納米，而是說N4）”、Intel提出的“Intel x（比方說，不說4納米，而是說Intel 4）”，這些名稱上都沒有提到長度單位。精‌密‍設(shè)‌備‍搬‌運‍從數(shù)字來看，每個代際（技術(shù)節(jié)點）都是上一代際的0.7倍左右（如，3納米、5納米、7納米、10納米。。。。。。），這是英特爾自1970年制造出1K DRAM以來的傳統(tǒng)，長度為上一代際的0.7倍，面積就會成為上一代際的二分之一。如今，代際已經(jīng)不再用長度來表示，因此面積也不就是上一代際的二分之一。精‌密‍設(shè)‌備‍搬‌運‍比方說，從下圖3中可以看出，PP為多晶硅（Polysilicon）排線線距（Pitch）的實際長度，MP為金屬排線層的線距的實際長度。這樣，各家公司對于邏輯元件微縮化的指標(biāo)就大相徑庭，且他們的指標(biāo)遠(yuǎn)遠(yuǎn)小于線距。