醫(yī)學(xué)透射電鏡維修搬運(yùn)裝卸安裝的亞瑟報(bào)道：半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍產(chǎn)業(yè)資訊，半導(dǎo)體行業(yè)正迎來(lái)業(yè)界轉(zhuǎn)折點(diǎn)。隨著物聯(lián)網(wǎng)、大數(shù)據(jù)、人工智能等推動(dòng)的市場(chǎng)新一輪增長(zhǎng)，對(duì)半導(dǎo)體需求從未如此之高。然而，另一方面，遵循摩爾定律的傳統(tǒng)二維縮放技術(shù)正在達(dá)到極限。半導(dǎo)體廠商長(zhǎng)期以來(lái)所依賴的PPACt（功耗、性能、單位面積成本和產(chǎn)品上市時(shí)間）的穩(wěn)步改善可能會(huì)被打亂。尤其在邏輯芯片領(lǐng)域表現(xiàn)尤為突出，因?yàn)檫壿嬓酒菐缀跛须娮赢a(chǎn)品的主要處理器，因而需要有高功率和高性能。根據(jù)半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍報(bào)道，為深入研究該問(wèn)題，Applied Materials（應(yīng)用材料公司）于近日舉辦了「邏輯大師班」 （Logic Master Class），AMAT的工程師和行業(yè)專家探討了持續(xù)改進(jìn)PPACt和其它邏輯擴(kuò)展路線圖的挑戰(zhàn)和解決方案。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍邏輯大師班所涉及的領(lǐng)域包括晶體管和接線縮放、圖案化和設(shè)計(jì)技術(shù)協(xié)同優(yōu)化（DTCO）的縮放技術(shù)。所有這些領(lǐng)域的共同點(diǎn)是需要采用新的芯片架構(gòu)、新的三維結(jié)構(gòu)、新的材料、新的形狀微縮化方法和半導(dǎo)體芯片的封裝技術(shù)等一系列組合，來(lái)補(bǔ)充傳統(tǒng)的二維縮放技術(shù)。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍介紹邏輯大師班所涉及的一些主題，特別是為了擴(kuò)展邏輯半導(dǎo)體所克服的晶體管設(shè)計(jì)和物理限制領(lǐng)域。晶體管作為開(kāi)關(guān)，為實(shí)現(xiàn)半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍性能，主要是通過(guò)限度地提高驅(qū)動(dòng)電流和降低電容和電阻來(lái)減少開(kāi)關(guān)延遲。例如，F(xiàn)inFET晶體管（鰭式場(chǎng)效晶體管）通過(guò)調(diào)整各種物理參數(shù)，如翅片高度、通道的柵極長(zhǎng)度、電子通過(guò)通道的遷移率、施加在開(kāi)關(guān)的閾值電壓、以及控制開(kāi)關(guān)的開(kāi)啟/關(guān)閉狀態(tài)的柵極氧化膜厚度等，來(lái)加快運(yùn)行速度。為減少電阻，會(huì)將高活性的摻雜物注入到通道附近區(qū)域。另一個(gè)重要因素是晶體管之間的變化。特定電路中速度半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍晶體管會(huì)成為性能瓶頸，因此電路中各個(gè)元器件性能差異越小，電路速度越快。