半導(dǎo)體設(shè)備裝卸搬運(yùn)-精密儀器設(shè)備裝卸搬運(yùn)的亞瑟報(bào)道：‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍秉承敏捷驗(yàn)證理念，芯華章HuaPro P2E打造從軟件、‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍硬件到調(diào)試的整體解決方案，無(wú)縫集成芯華章昭曉Fusion Debug調(diào)試器，并借助自研的統(tǒng)一數(shù)據(jù)庫(kù)XEDB，讓跨模式調(diào)試無(wú)縫銜接切換，滿足從SoC到Chiplet的新一代復(fù)雜芯片設(shè)計(jì)需求，從整體上降低芯片開(kāi)發(fā)的成本、風(fēng)險(xiǎn)和難度。當(dāng)今時(shí)代，芯片支撐了工業(yè)、通信、醫(yī)療、交通等幾乎所有科技領(lǐng)域與應(yīng)用場(chǎng)景，是數(shù)字經(jīng)濟(jì)的發(fā)展基石。作為產(chǎn)業(yè)‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍的EDA企業(yè)，芯華章致力于提供‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍數(shù)字前端EDA工具，以完整的數(shù)字驗(yàn)證全流程工具，為產(chǎn)業(yè)用戶打造敏捷驗(yàn)證方案，加速芯片設(shè)計(jì)中的算法創(chuàng)新和架構(gòu)創(chuàng)新，賦能系統(tǒng)級(jí)應(yīng)用開(kāi)發(fā)，為數(shù)字經(jīng)濟(jì)高質(zhì)量發(fā)展強(qiáng)芯固基。芯華章發(fā)布：高性能FPGA雙模驗(yàn)證系統(tǒng)樺捷HuaPro P2E，‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍融合原型驗(yàn)證與硬件仿真平衡不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新，使芯片規(guī)模不斷擴(kuò)大，系統(tǒng)驗(yàn)證時(shí)間不斷增加，對(duì)高性能硬件驗(yàn)證系統(tǒng)提出了更多的需求，包括虛擬或物理驗(yàn)證、深度調(diào)試、提前軟件開(kāi)發(fā)等，這些需求往往需要切換多種EDA工具配合完成，不僅存在重復(fù)勞動(dòng)或者耗費(fèi)人力進(jìn)行轉(zhuǎn)換的問(wèn)題，也導(dǎo)致了數(shù)據(jù)的碎片化，降低了驗(yàn)證重用的可能性，大大降低了驗(yàn)證效率。‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍作為新一代FPGA雙模驗(yàn)證系統(tǒng)，樺捷HuaPro P2E通過(guò)統(tǒng)一軟硬件平臺(tái)支持硬件仿真與原型驗(yàn)證雙工作模式，幫助開(kāi)發(fā)團(tuán)隊(duì)突破了傳統(tǒng)軟硬件驗(yàn)證工具的割裂限制。這得益于芯華章自主研發(fā)的一體化、全自動(dòng)HPE Compiler，支持大規(guī)模設(shè)計(jì)的自動(dòng)綜合、‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍智能分割、‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍優(yōu)化實(shí)現(xiàn)，‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍并支持深度調(diào)試、無(wú)限量、任意深度的信號(hào)波形采集、動(dòng)態(tài)觸發(fā)、內(nèi)存加載和讀取等多種調(diào)試能力。