半導體設備搬遷搬運-精密儀器設備裝卸搬遷的亞瑟報道：半‍導‌體‍設‌備‍搬‌運‍在 VLSI 2021 上，imec 推出了 forksheet 器件架構，以將納米片晶體管系列的可擴展性擴展到 1nm 甚至更半‍導‌體‍設‌備‍搬‌運‍邏輯節(jié)點。在forksheet器件中，由于減小了 n 型和 p 型晶體管之間的間距，因此可以使有效溝道寬度大于傳統(tǒng)的環(huán)柵納米片器件。這有利于晶體管的驅動電流（或直流性能）。此外，更小的n-to-p間距可以進一步降低標準單元高度，逐步將標準單元推向4T軌道高度設計，這意味著4條單元內金屬線適合標準單元高度范圍。半‍導‌體‍設‌備‍搬‌運‍但是對于 4T cell設計和 16nm 的金屬間距，即使叉板變得太窄，也難以提供所需的性能。P. 半‍導‌體‍設‌備‍搬‌運‍等人在 2022 年 VLSI 論文中強調了這一挑戰(zhàn)。這就是互補 FET 或 CFET 可以提供緩解的地方。因為在 CFET 架構中，n 和 pMOS 器件相互堆疊，從而進一步半‍導‌體‍設‌備‍搬‌運‍化有效溝道寬度。半‍導‌體‍設‌備‍搬‌運‍：“在 CFET 架構中，n 型和 pMOS 器件相互堆疊。堆疊從單元高度考慮中消除了 np 間距，允許進一步半‍導‌體‍設‌備‍搬‌運‍化驅動電流。我們還可以使用由此產生的面積增益將軌道高度推至 4T 及以下。”研究人員正在探索兩種可能的集成方案，以實現(xiàn)具有挑戰(zhàn)性的 nMOS-pMOS 垂直堆疊：單片（monolithic）與順序（sequential）。半‍導‌體‍設‌備‍搬‌運‍單片 CFET 流程從底部通道的外延生長開始，然后是中間犧牲層（sacrificial layer）的沉積，然后是頂部溝道的外延生長。Naoto Horiguchi表示：“雖然這似乎是構建 CFET 直接的方法，但處理流程相當復雜。例如，堆疊方法產生了非常高的縱橫比垂直結構，這為進一步圖案化鰭、柵極、間隔物和源極/漏極觸點帶來了關鍵挑戰(zhàn)。”或者，可以使用由幾個塊組成的順序制造流程來制造 CFET。首先，底層設備被處理到contacts。接下來，使用晶圓對晶圓鍵合技術，通過晶圓轉移在該層的頂部創(chuàng)建一個覆蓋半導體層。然后，集成頂層器件，連接頂柵和底柵。Julien Ryckaert說：“從集成的角度來看，這個流程比單片流程更簡單，因為底層和頂層設備都可以以傳統(tǒng)的‘二維’方式單獨處理。此外，它還提供了為 n 型和 p 型器件集成不同溝道材料的半‍導‌體‍設‌備‍搬‌運‍可能性。”