精密儀器設(shè)備搬運(yùn)公司-精密儀器設(shè)備包裝搬運(yùn)的亞瑟報(bào)道：半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍瑞薩電子公司今天宣布，它已開發(fā)出用于嵌入式自旋轉(zhuǎn)移矩磁阻隨機(jī)存取存儲(chǔ)器 (STT-MRAM) 的電路技術(shù)，以下簡稱 MRAM）測試芯片。該芯片具有快速讀寫操作，采用 22 納米工藝制造。測試芯片包括一個(gè) 32 兆位 (Mbit) 嵌入式 MRAM 存儲(chǔ)單元陣列，可在 150°C 的最高結(jié)溫下實(shí)現(xiàn) 5.9 納秒 (ns) 的隨機(jī)讀取訪問，以及 5.8 兆字節(jié)/秒的寫入吞吐量（ MB/秒）。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍瑞薩電子于 6 月 16 日在 6 月 12 日至 17 日在夏威夷舉行的 2022 年 IEEE VLSI 技術(shù)和電路研討會(huì)上展示了這些成就。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍隨著物聯(lián)網(wǎng)和人工智能技術(shù)的不斷進(jìn)步，端點(diǎn)設(shè)備中使用的微控制器單元 (MCU) 有望提供比以往更高的性能，因此需要用更精細(xì)的工藝節(jié)點(diǎn)制造。與在 FEOL中制造的閃存相比，采用 BEOL制造的 MRAM 對于亞 22 nm 工藝具有優(yōu)勢，因?yàn)樗c現(xiàn)有的 CMOS 邏輯工藝技術(shù)兼容，并且需要更少的額外掩模層。但是，MRAM 的讀取余量比閃存小，這會(huì)降低讀取速度。CPU 工作頻率與非易失性存儲(chǔ)器的讀取頻率之間的較大差距也是一個(gè)挑戰(zhàn)，因?yàn)樗鼤?huì)降低 MCU 性能。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍MRAM 還可以實(shí)現(xiàn)比閃存更短的寫入時(shí)間，因?yàn)樗趯懭氩僮髦安恍枰脸僮?。但是，需要進(jìn)一步提高速度，以縮短端點(diǎn)設(shè)備所需的無線 (OTA) 更新的系統(tǒng)停機(jī)時(shí)間，并降低最終產(chǎn)品制造商為 MCU 編寫控制代碼的成本。為了應(yīng)對這些挑戰(zhàn)并響應(yīng)市場對更高 MCU 性能的需求，瑞薩電子開發(fā)了以下新電路技術(shù)，以在 MRAM 中實(shí)現(xiàn)更快的讀寫操作。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍MRAM 使用包括磁隧道結(jié) (MTJ) 器件的存儲(chǔ)單元，其中高和低電阻狀態(tài)分別對應(yīng)于數(shù)據(jù)值 1 和 0 來存儲(chǔ)信息。差分讀出放大器通過讀取存儲(chǔ)單元電流和參考電流之間放電速度的電壓差來區(qū)分這兩種狀態(tài)。然而，由于 MRAM 的 1 和 0 狀態(tài)之間的存儲(chǔ)單元電流差小于閃存，所以讀出放大器讀取的電壓差更小。即使將放電時(shí)間延長到讀出放大器的差分輸入節(jié)點(diǎn)之間的較大電壓差，在確保必要的電壓差之前，兩個(gè)輸入節(jié)點(diǎn)都容易被完全放電。這個(gè)問題在高溫下尤其嚴(yán)重。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍為了解決這個(gè)問題，瑞薩電子推出了一項(xiàng)新技術(shù)，利用電容耦合來提升差分輸入節(jié)點(diǎn)的電壓電平，即使在存儲(chǔ)單元電流差很小的情況下，差分放大器也能感應(yīng)到電壓差，從而實(shí)現(xiàn)高精度和快速讀取手術(shù)。