無(wú)塵室設(shè)備裝卸搬運(yùn)-設(shè)備搬遷搬運(yùn)定位的亞瑟報(bào)道：UniversalChiplet Interconnect Express (UCIe)®‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍ 是一個(gè)開(kāi)放的行業(yè)互連標(biāo)準(zhǔn)，可以實(shí)現(xiàn)小芯片之間的封裝級(jí)互連，具有高帶寬、低延遲、經(jīng)濟(jì)節(jié)能的優(yōu)點(diǎn)。能夠滿足整個(gè)計(jì)算領(lǐng)域，包括云端、邊緣端、企業(yè)、5G、汽車(chē)、高性能計(jì)算和移動(dòng)設(shè)備等，對(duì)算力、內(nèi)存、存儲(chǔ)和互連不斷增長(zhǎng)的需求。UCIe 具有封裝集成不同Die的能力，這些Die可以來(lái)自不同的晶圓廠、采用不同的設(shè)計(jì)和封裝方式。‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍戈登·摩爾在其論文 “Crammingmore components onto integrated circuits” （于1965年4月19日發(fā)表在Electronics第38卷第8期）中開(kāi)創(chuàng)性地指出：集成電路中晶體管的數(shù)量每?jī)赡陼?huì)增長(zhǎng)一倍，50年過(guò)去了，這個(gè)被稱(chēng)為“摩爾定律”的理論堅(jiān)持到如今，已經(jīng)搖搖欲墜。在同一篇論文中，戈登·摩爾預(yù)測(cè)了“結(jié)算日”的到來(lái)，他指出：用多個(gè)獨(dú)立封裝的小功能單元互連構(gòu)建大型系統(tǒng)的方法可能會(huì)更經(jīng)濟(jì)。這種多Die集成的模式如今已經(jīng)被運(yùn)用到了一些主流的商業(yè)產(chǎn)品中，比如消費(fèi)級(jí)CPU、服務(wù)器 CPU、GP-GPU 等。實(shí)現(xiàn)Chiplets封裝集成的動(dòng)機(jī)有很多。為了滿足不斷增長(zhǎng)的性能需求，芯片面積不斷增加，有些設(shè)計(jì)甚至?xí)鲅谀０婷娣e的限制，比如具有數(shù)百個(gè)核心的多核 CPU，或扇出非常大的交換[曹1] 電路（Switch）。即使在設(shè)計(jì)不超過(guò)面積限制的情況下，改用多個(gè)小芯片集成封裝的方式也更有利于提升良率，實(shí)現(xiàn)芯片的跨市場(chǎng)復(fù)用。另外，多個(gè)相同Die的集成封裝能夠適用于大規(guī)模的應(yīng)用場(chǎng)景。‌‌半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍實(shí)現(xiàn)Chiplet封裝集成的另一個(gè)動(dòng)機(jī)是為了從產(chǎn)品和項(xiàng)目的角度降低整體投資組合成本，并搶占產(chǎn)品市場(chǎng)。例如，圖 1 所示的處理器核心可以進(jìn)的工藝節(jié)點(diǎn)，用更高的成本換取極致的節(jié)能性能，而內(nèi)存和 I/O 控制器功能可以復(fù)用已經(jīng)建立好的舊工藝節(jié)點(diǎn)（n -1 或 n-2)。采用這種劃分方式，可以減小Die的面積，從而提高產(chǎn)量。如圖 2 所示，跨工藝節(jié)點(diǎn)的 IP 移植成本很高，而且隨著工藝節(jié)點(diǎn)的進(jìn)步，該成本增長(zhǎng)非常迅速。若采用多Die集成模式，由于Die的功能不變，我們不必對(duì)其IP進(jìn)行移植，便可在節(jié)省成本的同時(shí)實(shí)現(xiàn)搶占市場(chǎng)的可能。Chiplet封裝集成模式還可以使用戶能夠自主選擇Die的數(shù)量和類(lèi)型，從而針對(duì)不同的產(chǎn)品類(lèi)型做出不同的權(quán)衡。例如，用戶可以根據(jù)自己的具體需求挑選任意數(shù)量的計(jì)算、內(nèi)存和I/O Die，并無(wú)需針對(duì)具體需求進(jìn)行Die的自主設(shè)計(jì)，這有利于降低產(chǎn)品的SKU成本。Chiplet的封裝集成允許廠商能夠以快速且經(jīng)濟(jì)的方式提供定制解決方案。如圖 1 所示，不同的應(yīng)用場(chǎng)景可能需要不同的計(jì)算加速能力，但可以使用同一種核心、內(nèi)存和 I/O。Chiplet的封裝集成還允許廠商根據(jù)功能需求對(duì)不同的功能單元應(yīng)用不同的工藝節(jié)點(diǎn)，并實(shí)現(xiàn)共同封裝。例如，內(nèi)存、邏輯、模擬和光學(xué)器件可以被應(yīng)用不同的工藝技術(shù)，然后和Chiplet封裝到一起。由于相比板級(jí)互連，封裝級(jí)互連具有線長(zhǎng)更短、布線更緊密的優(yōu)點(diǎn)，因此，像內(nèi)存訪問(wèn)這種需要高帶寬的應(yīng)用場(chǎng)景都可以以封裝級(jí)集成的方式實(shí)現(xiàn)（例如HBM，High Bandwidth Memory）。