設(shè)備捆包裝卸移入定位的亞瑟報(bào)道：精‌密‍設(shè)‌備‍搬‌運(yùn)‍早前，臺(tái)積電聲稱 Apple、AMD、聯(lián)發(fā)科、Xilinx、NXP、高通和其他公司將成為其 3D Fabric 平臺(tái)的早期采用者，并在 2022 年推出 3nm 處理器。而據(jù)精‌密‍設(shè)‌備‍搬‌運(yùn)‍了解到，蘋果 2022 年的下一代 iPhone 芯片可能會(huì)使用臺(tái)積電的 3D Fabric 平臺(tái)，該平臺(tái)將能夠結(jié)合許多 AI 功能、新型內(nèi)存和相關(guān)的嵌入式芯片。今年將在臺(tái)積電的竹南和南科工廠進(jìn)行測(cè)試，并準(zhǔn)備在 2022 年下半年量產(chǎn)。  臺(tái)積電封裝技術(shù)與服務(wù)副總經(jīng)理廖德堆（音譯）日前在半導(dǎo)體行業(yè)協(xié)會(huì)（SEMI）舉辦的線上高科技智能制造論壇上，提出了臺(tái)積電的提案。精‌密‍設(shè)‌備‍搬‌運(yùn)‍表示，臺(tái)積電的3D Fabric平臺(tái)集成了測(cè)試、SoIC和2.5D封裝（InFO、CoWoS）等封裝測(cè)試技術(shù)。精‌密‍設(shè)‌備‍搬‌運(yùn)‍補(bǔ)充說，隨著制程技術(shù)進(jìn)步到3nm或以下，封裝的小芯片概念已成為必要的解決方案。今年 1 月，Patently Apple 發(fā)布了一份題為“臺(tái)積電首席執(zhí)行官確認(rèn) 3nm 處理器的目標(biāo)是在 2022 年實(shí)現(xiàn)量產(chǎn)，同時(shí)推進(jìn) 3DFabric 技術(shù)”的報(bào)告。按照臺(tái)積電首席執(zhí)行官 CC Wei 的說法：“我們觀察到小芯片正在成為一種行業(yè)趨勢(shì)。我們正在與3DFabric 的幾家客戶合作，以實(shí)現(xiàn)小芯片架構(gòu)。” 有趣的是，Apple 開發(fā)小芯片設(shè)計(jì)的工作始于 2017 年。Apple 于 2021 年 3 月獲得了其小芯片設(shè)計(jì)的專利，并提交了更新。考慮到蘋果很可能是臺(tái)積電3DFabric 小芯片技術(shù)的合作伙伴之一，我想至少提供一份蘋果專利的基本報(bào)告，以便工程師和極客可以進(jìn)一步探索，知道蘋果可以進(jìn)一步推進(jìn)在不久的將來，他們的芯片設(shè)計(jì)將使用小芯片。我首先在歐洲專利局的檔案中發(fā)現(xiàn)了這項(xiàng)專利，然后將其返回到美國(guó)申請(qǐng)的延續(xù)專利 20210159180，標(biāo)題為“High Density Interconnection using Fanout Interposer Chiplet.”。Apple 在其專利背景中指出，當(dāng)前市場(chǎng)對(duì)移動(dòng)電話、個(gè)人數(shù)字助理 (PDA)、數(shù)碼相機(jī)、便攜式播放器、游戲和其他移動(dòng)設(shè)備等便攜式和移動(dòng)電子設(shè)備的需求需要將更多性能和功能集成到空間越來越小。因此，芯片的輸入/輸出密度和單個(gè)封裝內(nèi)集成的芯片數(shù)量顯著增加。特別是各種 2.5D 和 3D 封裝解決方案已被提議作為多芯片封裝解決方案，以連接單個(gè)封裝內(nèi)的相鄰芯片。Apple 的專利涵蓋半導(dǎo)體封裝和制造方法，其中使用中介層小芯片來互連多個(gè)組件。在一個(gè)實(shí)施例中，一種封裝包括多個(gè)導(dǎo)電柱和一個(gè)或多個(gè)嵌入封裝層內(nèi)的中介層小芯片，并且電連接到第二組件的端子。在一個(gè)實(shí)施例中，封裝包括嵌入在封裝層內(nèi)和第二部件的多個(gè)端子與橫向鄰近一個(gè)或多個(gè)interposer小芯片的多個(gè)導(dǎo)電凸塊電連接，所述一個(gè)或多個(gè)interposer小芯片與第二部件的第二多個(gè)端子電連接。在兩個(gè)實(shí)施例中，一個(gè)或多個(gè)interposer小芯片互連第二組件。在兩個(gè)實(shí)施例中，再分布層(RDL)可以可選地位于包括第二部件的層與包括中介層小芯片和可選的多個(gè)導(dǎo)電柱的層之間。精‌密‍設(shè)‌備‍搬‌運(yùn)‍在一方面，interposer小芯片包括細(xì)間距組件到組件布線，而可選的 RDL 包括用于封裝的較粗間距扇出布線以這種方式，可以避免在 RDL 中包含精細(xì)間距布線的成本和復(fù)雜性。此外，無需在封裝內(nèi)包含帶有硅通孔 (TSV) 的中介層。在另一方面，一些實(shí)施例描述了封裝方法，其可對(duì)封裝產(chǎn)量具有積極影響。封裝方法還可以與封裝工藝順序兼容，例如通常使用硅中介層的硅上晶片上芯片。因此，根據(jù)實(shí)施例的可選的RDL和嵌入式interposer小芯片可以用晶片級(jí)設(shè)計(jì)規(guī)則制造，同時(shí)在封裝序列中替換常規(guī)內(nèi)插器。